Hardwarebeschleuniger

Hardwarebeschleunigung von Semantic Web Datenbanken durch dynamisch rekonfigurierbaren FPGAs

Im Sematic Web werden Zusammenhänge durch so genannte Tripel (Subjekt, Prädikat, Objekt) erzeugt. Die enorme Menge an Informationen benötigen geeignete Datenstrukturen, auf welche hoch parallelisiert und effizient zugegriffen werden kann. Im Zuge des Projektes soll sowohl die Erzeugung, als auch die Anfrageverarbeitung an einer solchen Datenbank durch Hardwarebeschleunigung erforscht werden.

Hardwarebeschleunigte Gestenerkennung für eingebettete Systeme

Der Fokus dieses Projektes liegt darauf, Posenschätzung und damit Gestenerkennung für eingebettete Systeme zu ermöglichen, obwohl es Aufgaben sind, die hohe Rechenleistung benötigen. Dafür wurde ein bestehender Gestenerkennungsalgorithmus optimiert für Xilinx High Level Synthesis (HLS). Die daraus erhaltenen unterschiedlichen IP Cores zur Hardwarebeschleunigung wurden verglichen und schlussendlich ein Hardware/Software Co-Design vorgeschlagen, welches auf dem Xilinx Zynq Zedboard getestet wurde. Mit dieser Methode wurde im Rahmen des Projektes ein Geschwindigkeitsgewinn im Vergleich zur reinen Software-Lösung auf einem ARM-Prozessor gemessen. Damit ist es möglich, auf eingebetteten Systemen ein Hand-Tracking in Echtzeit bei niedrigem Energieverbrauch vorzunehmen.

DemoPicture_2

Letzte Änderung: 04.06.2018 - Ansprechpartner:

Sie können eine Nachricht versenden an: Webmaster
Sicherheitsabfrage:
Captcha
 
Lösung: